Foaia de parcurs TSMC pentru stivuirea 3D: pași de la 6 microni la 4,5 microni până în 2029

TSMC își avansează tehnologia de stivuire 3D SoIC, cu o foaie de parcurs care se extinde până în 2029. Compania intenționează să reducă dimensiunea pasului de la actualul 6 microni la 4,5 microni, îmbunătățind densitatea și performanța cipurilor stivuite. Această dezvoltare este crucială pentru calculul de înaltă performanță și va permite dispozitive mai compacte și mai puternice.

Specificațiile tehnice includ suport pentru stivuirea față în față, care permite integrarea directă a chiplet-urilor. Această abordare este deosebit de benefică pentru CPU-uri precum Monaka de la Fujitsu, care va utiliza această tehnologie. Reducerea dimensiunii pasului va duce la o lățime de bandă sporită și la o latență redusă, esențiale pentru aplicațiile moderne. Acest avans implică procese de fabricație complexe și tehnici precise de aliniere.

Implicațiile foii de parcurs TSMC pentru stivuirea 3D SoIC sunt semnificative pentru industria semiconductoarelor. Capacitatea de a stivui cipurile mai dens și mai eficient va stimula inovația în diverse sectoare, inclusiv AI, calcul de înaltă performanță și dispozitive mobile. Viitorul va vedea probabil proiecte de cipuri mai avansate și o concurență sporită între producători pentru a obține performanțe și eficiență mai mari.